• []

    臺積電(南京)有限公司

    宣講正文 公司其他宣講 精選校招

    臺積電2022屆招聘簡章

    工作地點:南京

    臺積電介紹

    臺積公司成立于1987年

    世界500強

    全球利潤率排名第一

    擁有272種制程技術,為49個客戶生產1萬761種不同產品

    擁有52%市場占有率

    世界首家提供現今最先進的5奈米制程技術

    全世界最大的專業集成電路制造服務公司

    臺積電(南京) 臺積電(南京)有限公司成立于2016年,位于南京浦口經濟開發區,是臺積電獨資設立的子公司,生產12英寸晶圓,同時成立南京設計服務中心,以最先進的芯片設計技術服務客戶。臺積電南京創造了臺積很多新的里程碑,包含建廠速度最快、量產最快、獲利最快。校園招聘流程安排:

    招募流程:網申—> 筆試—> (線上+線下)面試—> 錄用通知—> 加入臺積

    網申時間:2021/5/17

    1.jpg

    ?

    職位列表 (所有崗位應屆/往屆生均可投遞)

    ?

    職位

    專業要求

    學歷

    設備工程師

    理工科專業

    本科及以上

    制程工程師

    材料、電子、化學、物理、光學等

    碩士

    制程整合工程師

    微電子、電子科學與技術、物理、材料等

    碩士

    良率精進工程師

    微電子、電子科學與技術、物理、材料等

    碩士

    IC設計工程師

    微電子、電子科學與技術、計算機科學等

    碩士

    制造課長

    工業工程、制造、工業管理、信息系統、機械與自動化工程

    碩士

    質量與可靠性工程師

    微電子、材料、電子、物理等理工科專業

    碩士

    IT資訊技術工程師

    計算機科學與技術、計算機信息管理、軟件工程等

    本科及以上

    廠務工程師

    供熱通風與空調工程、建設環境與設備工程

    本科及以上

    產品工程師

    微電子、信息、通信、電子科學、材料物理、材料科學與工程

    碩士

    工安環保工程師

    環境工程、安全工程、化學

    碩士

    自動化整合工程師

    計算機科學與技術、計算機信息管理、軟件工程等

    碩士

    ?

    詳情請參閱附件-職位

    ?

    晶彩臺積:

    對臺積人而言,生活的豐富和專業的成就同等重要;從食衣住行的滿足到精神層面的提升,臺積人在臺積獲得充分的照顧。

    這里擁有:

    完善的保險制度:我們除依法為員工繳納五險一金外,更為員工規劃了團體商業保險福利,以增加員工整體之保障。

    彈性的假期制度:臺積電提供優于勞動法的特別休假制度,員工到職滿三個月即可享有,加上彈性的休假制度,方便員工于一年中排定假期。我們并依法給予各種假別,當同仁有請假需求時,能夠更無后顧之憂。

    貼心的工作環境:我們體貼并照顧同仁的工作及生活所需,在醫、食、住、行、樂領域提供全方位的服務與設施,使同仁能輕松兼顧工作與生活。

    這里更有

    完善的餐飲及健身設施,貼心關懷的駐廠門診、按摩及全天候的護理協助,免費年度健康檢查服務,溫馨舒適、設施完善的宿舍,多條線路的交通班車貫通供員工免費搭乘,環保典范的工作環境是臺積人享有的安心福利。

    臺積電歡迎您的加入,更歡迎您分享我們的榮耀!

    ?

    ?

    申請職位

    1.???? 設備工程師

    最基礎的,通常也是最重要的

    機臺是工廠穩定運作的基礎。

    我們在生產在線,負責高端精密、高單價半導體設備的維護、保養并判斷、解決機臺發生的問題。如此可減少機臺當機的時間與提升機臺可運轉的時間,進而降低生產成本并提升公司的獲利能力。

    在這個領域發光發熱,要具備:

    溝通能力/團隊合作精神/創新的問題解決能力

    歡迎具有機械制造及自動化,機電一體化理工科相關領域知識的本科含以上優秀應征者加入我們。

    ?

    2.???? 制程工程師

    將一流的芯片極致工藝推上世界的舞臺

    我們在第一線負責芯片制造過程,改善機臺制程參數的設定,提升良率并讓機臺每單位時間產出增加,也降低生產成本。

    半導體制程可大致分為四大模塊,大致流程順序為薄膜沉積、黃光微影制程、濕式與干式蝕刻、熱制程與離子摻雜(擴散)。

    在這個領域發光發熱,要具備:

    團隊合作能力/邏輯思考能力/問題解決能力

    歡迎具有材料、電子、化學、物理、光學等相關領域知識的碩士含以上優秀應征者加入我們。

    ?

    3.???? 制程整合工程師

    職責范圍:

    1、確保芯片的質量、持續提升良率,提供給客戶具有競爭力且高質量的芯片,讓電子產品不但先進且效能穩定;

    2、制程整合工程師為半導體制造中的重要協調者,需要與客戶溝通了解客制化的芯片應用需求,再將訊息帶回廠內,與各工程單位合作,提升產品的良率與質量;

    3、良率精進工程師監控芯片的良率與缺陷,使用量測機臺監測芯片的缺陷,找出可能的問題,再與制程解決問題。

    ?

    職位要求:

    1、微電子、電子科學與技術、物理、材料等相關領域知識的碩士含以上優秀應征者;

    2、有較好的半導體組件物理與電性知識/英文與溝通能力/領導與問題解決能力;

    3、可將程序語言作為良率改善工具。

    ?

    4.???? 良率精進工程師

    職責范圍:

    1. To be responsible for helping to drive leading edge process/device development/manufacture ability requirements, yield enhancement and defect reduction on advanced technology.

    2. Identify and solve tool/process induce defect problems.

    ?

    職位要求:

    1. Minimum master degree in Electric Engineering, Physics, Materials science other related background.

    2. Exhibit good and open communication skills, be able to work within cross-functional teams.

    ?

    5.???? IC設計工程師 (具體設計崗位如下)

    5.1 SRAM design engineer(靜態隨機存儲器設計工程師)

    職責范圍:

    1. Develop SRAM/ROM compilers and customized macros.

    2. Develop SRAM/ROM characterization flow and deliver design kits.

    3. Develop Memory compiler tiling code.

    ?

    職位要求:

    1. Candidate must have a MS degree above in Electrical Computer Engineering

    2. Knowledge on transistor level circuit design and layout design.

    3. Experience in spice simulation fast spice simulation.

    4. Familiarity with Verilog and Synopsys .lib.

    5. Ability in ing language, such as Perl/Python/shell/tcl

    5.2 Digital circuit design engineer(數字電路設計工程師)

    職責范圍:

    1. Develop advanced standard cell and GPIO libraries on advanced process technologies (6nm, 7nm, 12/16nm, 22/28nm, etc.)

    2. Take challenging tasks from circuit design to SOC design to achieve world-class PPA performance (high-performance, low-power, and area-effective)

    ?

    職位要求:

    1. Good knowledge of circuits design. Experience in digital circuit analog design is preferred.

    2. Experience in Cadence/Synopsys/Mentor EDA tools and Linux/Unix environment is preferred

    3. CAD and ?capability such as Python/Perl/Shell is preferred.

    4. Solid understanding of device scaling challenges and circuit-process technology interactions applicable for advanced FinFET nodes is a plus.

    5. Experience in reliability (EM, high-temperature aging effects, etc.) is a plus

    6. Self-motivated and hard work.

    ?

    5.3 IC Frontend design engineer(芯片前端設計工程師)

    職責范圍:

    1. RTL synthesis, SDC/UPF verification, low power design implementation for advanced technology chips.
    2. Design flow/methodology development and innovation for front-end design challenges.
    3. Be responsible for RTL verification, synthesis, low power design, and STA/timing closure works for customer’s projects and internal system test chips.

    ?

    職位要求:

    1. MS above in EE, CS related fields. Experience in Digital IC design flow (from Synthesis, DFT, MBIST, Formality, STA), RTL design, RTL verification is plus.
    2. New graduate 3+ years working experience.
    3. Familiar with EE CAD tool such as Design compiler, DFT complier, MBIST, n-Lint, Verdi, Verilog tools/flows.
    4. Familiar with tcl/Perl/Python program.

    ?

    5.4 IC Physical design engineer(芯片物理設計工程師)

    職責范圍:

    1. Physical implementation of advanced technology chips.
    2. Design methodology development and innovation for advanced technology challenges.
    3. Be responsible for 22/16/12/10/7/5nm chip implementation for customer’s projects internal system test chips.

    4. Be responsible for advanced node PPA benchmark, and solution development.

    5. EDA tool new features enablement.

    6. Customer onsite/offsite supports will be required on demand.

    ?

    職位要求:

    1. MS above in EE, CS related fields. Experience in APR, physical verification, chip implementation, CAD development is plus.
    2. New graduate 3+ years working experience in chip physical implementation.
    3. Familiar with Synopsys/Cadence APR tools/flows.
    4. Familiar with TCL/Perl/Python programming.
    5. Experience with TSMC advanced technology is plus.
    6. Proven record in production tape-outs is plus.

    ?

    5.5 IC CAD and Methodology engineer(芯片計算機輔助設計暨設計方法論工程師)

    職責范圍:

    1. Develop chip implementation infrastructure, include but not limited to general design flow automation, design collateral/environment/data management, computing resource allocation/analysis/monitoring, and design diagnosis solutions development.

    2. Develop chip implementation methodology algorithms to improve productivity and design PPA by machine learning and/or expert system programming.

    3. Develop chip implementation environment regression automation and code review system to improve source code quality and readability.

    ?

    職位要求:

    1. MS degree above in EE, CS related fields.

    2. Proactive, self-motivated, and willing to take challenges

    3. Familiar with Python3 C/C++ programming languages

    4. Familiar with Linux environment and operations

    ?

    Recommended requirements (plus):

    1. Familiar with software engineering electronic design automation algorithms

    2. Familiar with Perl, Tcl/Tk programming languages

    3. Familiar with SQL, PHP, Java, Html/CCS webpage development

    4. Experienced in VLSI design flow and APR tool usage

    5. Familiar with data visualization, data mining machine learning algorithms

    6. Paper publication records

    ?

    5.6 IC Signoff engineer(芯片簽核工程師)

    職責范圍

    1.???? Responsible for checking the advanced chip function before fabrication. Given the verification, the chip can exhibit expecting high performance after fabrication.

    2.???? Reliable flow setting, identify violation root cause, and provide the fixing strategy to achieve high quality chips.

    3.???? Professional at one domain of blow knowledge at least. Signoff team not only executes the advanced signoff skill, but also push the boundary of flow to reach higher quality and productivity.?

    a.??? STA (static timing analysis): using commercial timing signoff EDA tool combining advanced on-chip timing analysis method (OCV) to achieve timing closure before tape-out.

    b.??? IR analysis: define the reasonable IR drop spec, and explore the opportunity to realize the function with sufficient voltage support and reasonable power consumption.

    c.???? PV (physical verification): verify and achieve the chip without DRC (design rule check) and LVS (layout versus schematic). With the verification, the following fabrication can minimize the defect and reach high yield performance.

    ??? ?

    職位要求:

    1.??? MS degree above in EE, CS, Physics related domains. Experience in Digital IC design flow, especially signoff, is a plus

    2.??? Innovative, persistence and flexible personality.

    3.??? For frequent cross team cooperation and customer support, excellent communication/presentation skill

    ?

    Recommended requirements (plus):

    1.??? Excellent English skill, CET6

    2.??? Software skill, ex: tcl, python

    ?

    5.7 Layout EngineerIP版圖設計工程師)

    職責范圍

    1.??? Full layout design for standard cell/IO/SRAM IPs in advanced process nodes

    2.??? Work on the physical verification (DRC/LVS/Antenna ...)

    3.??? Work on test chip layout design and verification

    4.??? Close cooperation with designers on PPA optimization

    ?

    職位要求:

    1.??? At least BS Degree of Microelectronics Physics.

    2.??? Excellent graduate at least 1 years' related working experience

    3.??? Familiar with layout design and verification tools (Virtuoso, Laker, Calibre)

    4.??? Familiar with design rule and layout effect in advanced process.

    5.??? Excellent skills of communication and teamwork are also expected.

    6.??? Programming experience (Perl/tcl skill) will be a plus.

    7.??? Experience in advanced process (n16 and beyond) will be a plus.

    5.8 DRC/LVS Development Engineer(DRC/LVS開發工程師)

    職責范圍

    1.??? ?Work closely with process RD team to develop DRC/LVS for design readiness.

    2.??? ?Provide customer support to world-wide leading design house.

    3.??? ?Initial more innovation to continue optimize development efficiency.

    4.??? Work closely with various departments (Physical design/integration/Device RD/Product/ESD) on their design requirements.

    5.??? Work closely with EDA partner for tool qualification and methodology enhance.

    ?

    職位要求:

    1.??? Good knowledge of semiconductor FEOL/BEOL process and chip design concepts. Solid understanding of device physics, Layout design is a plus.

    2.??? Knowledge of EDA partner (Mentor, Synopsys, Cadence, etc.) tools suite is a plus. Especially Laker /Virtuoso /Calibre.

    3.??? Scripting and programming experience using several of the following: Perl, Python, C, C++, TCL, Skill.

    4.??? Ability to work across teams to drive a solution, problem solver and self-motivated.

    5.??? The ideal candidate will have experience in DRC/LVS development.

    6.??? MS above in EE, CS related fields.

    ?

    6.???? 制造課長

    滿足產品交期,讓產品呈現于世人面前。

    創造晶圓產出最大化,滿足客戶交期,為公司帶來營收。

    身為工廠的第一線管理者,需掌握生產流程,藉由良好且精準派工提升機臺生產效率,帶領技術員團隊確保制造流程順暢運行并達成每日的產能目標。

    在這個領域發光發熱,要具備:

    工業工程、制造工程、資訊工程、商管統計知識

    運用大數據分析、機器學習優化生產排程

    領導力與溝通技巧,抗壓能力需具備OM,IE或IT相關領域。

    歡迎具有工業工程,制造,生產工程,工業管理,信息系統,機械與自動化工程等相關專業的碩士含以上優秀應征者加入我們。

    ?

    7.???? 質量與可靠性工程師

    質量與可靠性工程師在臺積公司扮演十分重要的角色,除了須確保研發過程中的產品可靠性,協助晶圓廠提升效能,也需要處理并滿足客戶在質量方面的需求。一位優秀的質量與可靠性工程師將透過與各功能工程師密切的合作達到最佳的制程效率與質量,協助臺積公司保持領先全球的龍頭地位。

    在這個領域發光發熱,要具備:

    溝通協調與團隊合作能力對質量與可靠性工程師而言是十分重要的。另外,項目管理在達到客戶需求與掌握時程上也是不可或缺的能力。

    歡迎具有微電子,材料,電子,物理等理工科專業等碩士含以上優秀應征者加入我們。

    ?

    8.???? IT資訊技術工程師

    跨越過去,引進最新技術,重新定義未來。

    我們促進公司運作的效能與效率,協助公司快速的穩定成長并實時響應客戶的需求。

    運用大數據、巨量數據、人工智能、機器學習等技術開發高附加價值的系統,導入最佳信息安全方法與技術,確保信息系統之正常運作與重要信息的保護。

    在這個領域發光發熱,要具備:

    資訊工程、信息管理與程序語言知識/邏輯思考能力/問題解決能力,終身學習

    歡迎具有計算機科學與技術、計算機信息管理、軟件工程等相關領域知識的本科含以上優秀應征者加入我們!

    9.???? 廠務工程師

    9.1???????? 機械系統工程師

    職責范圍:

    1. 負責無塵室溫濕度穩定日常運轉任務,工作包含(無塵室設計/操作/維保管理/指標維護);

    2. 負責無塵室 氣旋分子微污染 (AMC) 管理/ 預防 ;

    3. 動力廠房(冰熱水系統設計/運行操作/維保管理);

    4. 制程排氣系統(設計/操作/維保管理/空污指標維護);

    5. 機臺現址式處理設施(Local Scrubber)(運行維護/維保管理);

    ?

    職位要求:

    1. 本科及以上,供熱通風與空調工程、建設環境與設備工程等相關專業;

    2. 具良好團隊合作精神,重承諾,具社團合作經驗者優先;

    3. 具追根究底研究精神,能虛心學習具實踐力,對負責系統能承諾者優先;

    4. 需輪值夜班。

    9.2???????? 電氣/儀電工程師

    職責范圍:

    1. 負責現有設施電力系統的運行和維護,電力系統包括:高壓電力系統; 低壓電力系統; 應急電力系統; UPS電力系統。

    2. 執行電力系統預防性維護保養,故障排除和系統日常操作;

    3. 負責現場工程管理(包括質量和安全);

    4. 負責電力系統及設備的功能改善及穩定性加強;

    ?

    職位要求:

    1. 本科及以上,電氣工程及其自動化、高電壓絕緣技術、繼電保護等相關專業。

    2. 良好的橫向溝通及問題處理能力,雙一流學校相關專業尤佳。

    3. 具有良好的分析解決問題能力,需具備良好的交流互動和團隊合作精。

    9.3???????? 水處理工程師

    職責范圍:

    1. 負責水處理系統的日常運行和維護,主要有超純水處理系統、酸堿廢水和含氟廢水處理系統、工藝冷卻水系統和給排水系統。

    2. 為系統運行制定標準操作流程和維護計劃,監控系統運行狀況,根據系統運行參數和數據統計工具來判斷系統狀況,以確保系統供應正常。

    3. 優化和改善系統,以確保供應品質的保障和提升。

    4. 需輪值夜班。

    ?

    職位要求:

    1. 本科及以上:環境工程,化工,化學,機械或控制工程等相關專業;

    2. 有流體,熱交換或水凈化相關背景,了解管材特性和水處理設備者優先;

    3. 具有良好的分析解決問題能力,需具備良好的交流互動和團隊合作精。

    ?

    9.4???????? 氣化工程師

    工作職責:

    1. 負責氣化供應系統的日常運行和維護,主要有大宗氣體/化學品、特殊氣體/特殊化學品、研磨液供應系統。

    2. 為系統運行制定標準操作流程和維護計劃,監控系統運行狀況,根據系統運行參數和數據統計工具來判斷系統狀況,以確保系統供應正常。

    3. 持續保障/提升及改善系統供應品質及優化,

    4. 需輪值夜班。

    ?

    任職要求:

    1. 本科及以上,化學、化工、材料、機械或控制工程相關專業

    2. 有純化/合成/材料相關背景,了解管材特性者優先;

    3. 具有良好的分析解決問題能力,需具備良好的交流互動和團隊合作精。

    ?

    10. 產品工程師

    職責范圍:

    1.負責所有產品良率狀況的監測與分析,對已出現或潛在的良率問題做出及時預警。

    2.與客戶及與制程整合部門緊密合作,負責良率問題根本原因的分析與判斷。

    通過統計/電性/物理失效分析以及電路設計分析等手段,澄清造成良率問題的根本原因,迅速制定并實施改善方案,把良率問題造成的損失控制在最低程度。

    3.在某些重要產品量產之前,制訂并實施詳細的產品評估測試與制程實驗方案,確保產品能順利安全進入大規模量產。

    4.作為客戶與工廠之間的橋梁,就設計及制造中的技術問題做雙向溝通。

    5.與業務及制程整合部門合作,負責向客戶提供有關芯片設計,設計法則,制造工藝以及封裝測試等方面的技術支持及專業建議;負責維持與客戶之間的定期性工程技術溝通。

    6.負責處理良率相關的客戶抱怨與產品退回案件。

    ?

    職位要求:

    1.微電子、信息、通信、電子科學、材料物理、材料科學與工程相關專業

    2.碩士及以上學歷

    3.能熟練運用各類office軟件

    4.有較強的動手能力

    ?

    11. 自動化整合工程師(南京)

    職責范圍:

    1.????? Support?Fab?to?maintain?and?deploy?Intelligent?Manufacturing?Technology?and?Automation?Systems.?

    2.????? Communicate?with?users?to?define?requirements,?design,?implement,?and?deploy?systems,?and?continuously?improve?them?using?software?engineering?methodology.?

    3.????? Quality?Defense?system?management,?KPI?tracing?and?analysis,?supporting?users?to?improve?manufacturing?quality?andefficiency.?

    ?

    職位要求:

    1.?????Master?degree?or?above?and?major?in?Industrial?Engineering,?Computer?Science?or?Computer?Engineering?related?fields.

    2.?????Strong?technical?skills?in?at?least?one?of?the?following?fields:?Data,?JAVA,?.NET.,?C#,?Python,?Optimization?algorithm?application,?Statistics?and?math?tools(MATLAB,?R),?and?coding .

    3.???Familiar?with?fab?manufacturing?operation?is?a?plus.

    4.??Good?communication?skill,?highly?stress?resistance.

    5.??Willing?to?take?challenges?and?co-work?with?others .

    ?

    ?

    12. 工安環保工程師

    環境、公司、同仁的守護神。

    我們是環境保護、環境永續、企業社會責任以及廠區安全的守護神。

    工安環保工程師確保公司營運符合法規與外部稽核單位的規定,保護人身安全,守護公司的營運資產。

    在這個領域發光發熱,要具備:

    環境工程、職業安全、環境衛生知識 / 溝通能力 / 縝密的心思發掘問題與風險并解決問題,歡迎具有環境工程、安全工程、化學相關專業的碩士含以上優秀應征者加入我們。

    ?

    ?


    宣講正文 公司其他宣講 精選校招
    湖南大學 2021-06-03 19:00 復臨舍106
    中南大學 2021-06-04 19:00 校本部科教南樓306
    華中科技大學 2021-06-01 18:30 大學生活動中心B座513
    西北大學 2021-05-27 19:00 長安校區就創中心宣講廳2
    西安交通大學 2021-05-26 19:10 敏行樓1-3052
    電子科技大學 2021-05-25 18:30 清水河校區學生活動中心201
    西北工業大學 2021-05-24 19:00 友誼校區階六
    西南交通大學 2021-05-24 16:00 犀浦校區四食堂三樓316教室
    哈爾濱工業大學 2021-04-06 18:30 活動中心517
    宣講正文 公司其他宣講 精選校招
  • 新奧集團
    2021-06-02
    查看詳情
  • 2021-05-31
    查看詳情
  • 2021-05-25
    查看詳情
  • 2021-05-21
    查看詳情
  • 2021-05-21
    查看詳情
  • 上海蔚來汽車有限公司
    2021-05-20
    查看詳情
  • 2021-05-18
    查看詳情
  • 2021-05-12
    查看詳情
  • 2021-05-07
    查看詳情
  • 2021-04-28
    查看詳情
  • 幸运快3